FPGA Virtex®-6 представляют собой программируемую кремниевую основу для платформ целевого проектирования, которые предоставляют интегрированные программные и аппаратные компоненты, позволяющие дизайнерам сосредоточиться на инновациях, как только начинается цикл разработки. Используя столбчатую архитектуру ASMBL™ (Advanced Silicon Modular Block) третьего поколения, семейство Virtex-6 содержит несколько отдельных подсемейств. В этом обзоре рассматриваются устройства подсемейств LXT, SXT и HXT. Каждое подсемейство содержит различное соотношение функций для наиболее эффективного удовлетворения потребностей широкого спектра современных логических схем. Помимо высокопроизводительной логической структуры, ПЛИС Virtex-6 содержат множество встроенных блоков системного уровня. Эти функции позволяют разработчикам логики обеспечивать высочайший уровень производительности и функциональности в своих системах на базе FPGA. FPGA Virtex-6, созданные на основе современной медной технологии 40 нм, представляют собой программируемую альтернативу специальной технологии ASIC. FPGA Virtex-6 предлагают лучшее решение для удовлетворения потребностей разработчиков высокопроизводительной логики, высокопроизводительных разработчиков DSP и разработчиков высокопроизводительных встраиваемых систем с беспрецедентной логикой, DSP, возможностями подключения и программными микропроцессорными возможностями.
Функции
• Три подсемейства:
• FPGA Virtex-6 LXT: высокопроизводительная логика с
расширенное последовательное соединение
• FPGA Virtex-6 SXT: высочайшая обработка сигналов
возможность расширенного последовательного подключения
• FPGA Virtex-6 HXT: последовательный порт с максимальной пропускной способностью
возможность подключения
• Совместимость между подсемействами
• Устройства LXT и SXT совместимы по площади
тот же пакет
• Усовершенствованная высокопроизводительная логика FPGA.
• Реальная технология справочной таблицы с 6 входами (LUT).
• Опция Dual LUT5 (LUT с 5 входами).
• Пара LUT/двойной триггер для приложений, требующих богатого набора регистров.
• Повышенная эффективность маршрутизации.
• Опция 64-битной (или двух 32-битных) распределенной оперативной памяти LUT на каждый 6-входовой LUT
• SRL32/двойной SRL16 с опцией зарегистрированных выходов
• Мощные менеджеры тактового сигнала смешанного режима (MMCM).
• Блоки MMCM обеспечивают буферизацию с нулевой задержкой,
синтез частоты, сдвиг фазы тактового сигнала, фильтрация входного джиттера и синхронное деление тактового сигнала.
• Блок ОЗУ/FIFO объемом 36 КБ.
• Двухпортовые блоки оперативной памяти
• Программируемый
— Двухпортовая ширина до 36 бит
— Простая двухпортовая ширина до 72 бит
• Улучшенная программируемая логика FIFO.
• Встроенная дополнительная схема исправления ошибок.
• При желании можно использовать каждый блок как два независимых
Блоки по 18 Кб
• Высокопроизводительная параллельная технология SelectIO™.
• Работа ввода-вывода от 1,2 до 2,5 В.
• Интерфейс, синхронный с источником, с использованием
Технология ChipSync™
• Импеданс с цифровым управлением (DCI) активен
прекращение
• Гибкая детальная организация операций ввода-вывода.
• Поддержка высокоскоростного интерфейса памяти с
встроенная возможность выравнивания записи
• Расширенные срезы DSP48E1
• 25 x 18, множитель/аккумулятор с дополнением до двух
• Дополнительная конвейерная обработка
• Новый дополнительный предварительный сумматор для облегчения фильтрации.
приложения
• Дополнительная функция побитовой логики.
• Выделенные каскадные соединения
• Гибкие возможности конфигурации
• Интерфейс SPI и параллельный Flash
• Поддержка нескольких битовых потоков с выделенным резервным режимом
логика реконфигурации
• Автоматическое определение ширины шины
• Возможность системного монитора на всех устройствах.
• Тепловое напряжение внутри/вне кристалла и напряжение питания
мониторинг
• Доступ JTAG ко всем контролируемым величинам
• Интегрированные интерфейсные блоки для конструкций PCI Express®.
• Соответствует базовой спецификации PCI Express.
2.0
• Поддержка Gen1 (2,5 Гбит/с) и Gen2 (5 Гбит/с) с
GTX-трансиверы
• Поддержка конечной точки и корневого порта
• Поддержка полос x1, x2, x4 или x8 на блок
• Трансиверы GTX: до 6,6 Гбит/с.
• Скорость передачи данных ниже 480 Мбит/с поддерживается
передискретизация в логике FPGA.
• Трансиверы GTH: от 2,488 Гбит/с до более 11 Гбит/с.
• Встроенный MAC-блок Ethernet 10/100/1000 Мбит/с.
• Поддерживает 1000BASE-X PCS/PMA и SGMII.
использование трансиверов GTX
• Поддерживает MII, GMII и RGMII с помощью SelectIO.
технологические ресурсы
• Доступна поддержка скорости 2500 Мбит/с.
• Техпроцесс 40 нм медной КМОП-технологии
• Напряжение ядра 1,0 В (только для классов скорости -1, -2, -3)
• Вариант с пониженным напряжением ядра 0,9 В (только для класса скорости -1L)
• Корпус флип-чипа с высокой целостностью сигнала доступен в стандартном или бессвинцовом исполнении.
Производитель: Xilinx
Тип продукта: ПЛИС
RoHS: Соответствует
Серия: XC6VLX195T
Количество логических элементов: 199680 LE
Количество входов/выходов: 400 входов/выходов
Напряжение питания — мин.: 0,95 В
Напряжение питания — Макс.: 1,05 В
Минимальная рабочая температура: 0 C
Максимальная рабочая температура: + 85 С
Скорость передачи данных: 6,6 Гбит/с
Количество трансиверов: 20 трансиверов
Распределенная оперативная память: 3040 кбит
Встроенная блочная оперативная память — EBR: 12384 кбит.
Максимальная рабочая частота: 1600 МГц
Чувствительность к влаге: Да
Количество блоков логической матрицы — LAB: 15600 LAB
Рабочее напряжение питания: 1 В
Стиль монтажа: СМД/СМТ
Упаковка/корпус: FBGA-784